Best Available Copy P4, L4

(19)日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11)特許番号

第2695981号

(45)発行日 平成10年(1998) 1月14日

(24)登録日 平成9年(1997)9月12日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G09G	3/36			G 0 9 G	3/36		
G02F	1/133	5 2 0		G 0 2 F	1/133	5 2 0	

請求項の数8(全8頁)

(21)出願番号	特願平2-266365	(73)特許権者	9999999999 株式会社東芝		
(22)出願日	平成2年(1990)10月5日	(73)特許権者	神奈川県川崎市幸区堀川町72番地999999999		
(65)公開番号 (43)公開日	特開平4-143791 平成4年(1992) 5月18日	(72)発明者 (72)発明者	東芝マイクロエレクトロニクス株式会社 神奈川県川崎市川崎区駅前本町25番地1 荒川 隆志 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会 社内 茂木 宏之 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会		
	• .	(74)代理人	社内 弁理士 鈴江 武彦 (外3名)		
		審査官	小池 正彦		

(54) 【発明の名称】 液晶表示器駆動電源回路

1

(57) 【特許請求の範囲】

【請求項1】複数の中間電圧レベルの電極駆動用電圧を発生する液晶表示器駆動電源回路であって、順次、電圧値の異なるV2H、V1H、V3L及びV2Lの中間電圧レベルの電圧を発生する複数の抵抗器を直列接続した電圧分割回路と、前記電圧分割回路から出力される前記V2H、V1H、V3L及びV2Lの中間電圧レベルの電圧がそれぞれ入力され、前記電圧値の順位に対応して2つのグループに分けて入力され、前記電圧値の順位に対応して2つのグループに分けて設けられた第1乃至第4のオペアンプと、液晶表示器を交流駆動する切り換え信号によって、前記2つのグループに分けて設けられた第1乃至第4のオペアンプを能動状態に切り換え制御し、表示フレーム毎に反転するフレーム信号に対応して、前記第1及び第2のオペアンプと前記第3及び第4のオペアンプの2つのグループの一方がアクティブ状態とされ他方がノンアクティブ状態とされ他方がノンアクティブ状態とされ他方がノンアクティブ状態とされ他方がノンアクティブ状態とされ

2

ィブ状態とされるように交互に制御するスイッチング信号を発生するオペアンプ制御手段と、前記能動状態に設定される一方のグループの2つのオペアンプからの出力を前記液晶表示器のセグメント電極及びコモン電極に分配結合する駆動電圧出力手段とを具備することを特徴とする液晶表示器駆動電源回路。

【請求項2】前記電圧分割回路は、最高電圧レベル "V" のラインと最低電圧レベル "0"のラインとの間に直列接続された複数の抵抗によって構成され、この複数の抵抗 の中央部に配置された抵抗は1組の合成抵抗を構成し、この合成抵抗を構成する複数の抵抗それぞれには並列にスイッチ回路が接続され、このスイッチ回路の制御によって前記合成抵抗値が可変されることを特徴とする請求項1に記載の液晶表示器駆動電源回路。

【請求項3】前記電圧分割回路は、最高電圧レベル"V"

4

のラインと最低電圧レベル "0"のラインとの間に直列接 続された第1乃至第5の抵抗によって構成され、各抵抗 の接続点から中間電圧レベル "V2H"、 "V1H"、 "V3L"及 び "V2L"の電圧出力が得られ、各電圧出力が前記第1乃 至第4のオペアンプに入力されることを特徴とする請求 項1に記載の液晶表示器駆動電源回路。

【請求項4】前記第3の抵抗は、複数の抵抗から構成されると共に、各抵抗に並列にそれぞれスイッチ回路を接続し、このスイッチ回路の制御によって前記第3の抵抗の合成抵抗値が設定され、プリバイアス値が設定されることを特徴とする請求項3に記載の液晶表示器駆動電源回路。

【請求項5】前記第1乃至第4のオペアンプは、第1のグループのオペアンプ及び第2のグループのオペアンプに分けて構成され、前記第1のグループのオペアンプは、初段入力部をNチャネルMOSFETで構成し、前記第2のグループのオペアンプは、初段入力部をPチャネルMOSFETで構成するようにしたことを特徴とする請求項1に記載の液晶表示器駆動電源回路。

【請求項6】前記第1乃至第4のオペアンプは、液晶表示器の表示機能を使用しない状態を指示するパワーダウン信号が供給された状態でオフの状態に設定されることを特徴とする請求項1に記載の液晶表示器駆動電源回路。

【請求項(7】請求項1に記載の液晶表示器駆動電源回路 においで、

さらに、バイアス電圧発生回路を備え、前記バイアス電 圧発生回路は、バイアス信号を前記第1乃至第4のオペ アンプにバイアス信号として供給し、液晶表示器の表示 機能を使用しない状態で発生されるパワーダウン信号に よって非動作状態に設定されることを特徴とする請求項 1に記載の液晶表示器駆動電源回路。

【請求項8】複数の中間電圧レベルの電極駆動用電圧を 発生する液晶表示器駆動電源回路であって、第1乃至第 5の抵抗を直列接続し、各抵抗の接続点から順次電圧値 の異なるV2II、VIII、V3L及びV2Lの中間電圧レベルの電圧 が発生されるように前記第1乃至第5の抵抗の直列回路 .の一端に最高電圧のラインを接続し、前記直列回路の他 端に最低電圧のラインを持続することによって構成さ れ、前記第3の抵抗は直列接続した複数の抵抗群によっ て構成され、前記抵抗群を構成する抵抗はスイッチング 回路によって短絡される電圧分割回路と、前記電圧分割 回路の第1乃至第5の抵抗の接続点に接続され、前記V2 II、VIII、V3L及びV2Lの電圧が入力され、2つのグループ に分けられる第1乃至第4のオペアンプと、表示フレー ム毎に反転するフレーム信号に対応して、前記第1及び 第2のオペアンプを含むグループと前記第3及び第4の オペアンプを含むグループのいずれか一方がアクティブ 状態とされ、他方がノンアクティブ状態とされるように 交互に制御するスイッチング信号を発生するオペアンプ 50

制御手段と、前記オペアンプ制御手段からの指令に基づいてアクティブ状態とされるグループのオペアンプ群からの出力電圧信号を液晶表示器のセグメント電極及びコモン電極に分配結合する駆動電圧出力手段とを具備することを特徴とする液晶表示器駆動電源回路。

【発明の詳細な説明】

[発明の目的]

(産業上の利用分野)

本発明は液晶表示器の駆動信号を発生させる液晶表示 10 器駆動電源回路に関する。

(従来の技術)

従来、液晶表示器のダイナミック駆動は、最高電位電 源と最低電位電源のほか、これらの電位の間の電圧レベ ル (以下中間電圧レベルと記す) を通常4つ用意し、表 示データにしたがって適切な電圧レベルを液晶表示器の 各セグメント端子と各コモン端子に印加することにより 行なわれる。この中間電圧レベルは、抵抗器による電圧 分割によって生成されるのが一般的である。第8図に示 す従来回路例では、液晶印加電圧を交流化するためFR信 20 号によって、第9図の図表、第12図の波形からも分かる ように、FR=0の時の最高電位V、中間電圧レベルV2H, VIH、最低電位 O の組と、FR=1の時の最高電位 V、中 間電圧レベルV3L、V2L、最低電位0の組とを交互に発生 させ、これらの電圧は第10図のセグメント出力レベル選 択回路、第11図のコモン出力レベル選択回路を通じて液 相表示器に印加される。この回路例は1/5プリバイアス の場合で、R1=R4=300kΩ,R2=R3=100kΩ,r1=r4=30 kΩ.r2=r3=10kΩとした。第12図の波形はコモン出力 を8本持つ1/8デューティの場合を示している。第12図 30 には複数のセグメント出力とコモン出力のうちのそれぞ れ1本のみを例示した。

この回路において、 φ C 信号はコモン選択信号の切換タイミングを示すパルス信号であって、コモン信号の切換時に電圧分割回路の出力抵抗を下げて、液晶の応答を早くするためのものである。すなわち、電圧 V を分割する抵抗R1, R2, R3, R4に低い抵抗値を持つ抵抗r1, r2, r3, r4を並列に接続することにより、液晶表示器のもつキャパシタンスに対する充放電時間を短縮させようとする。

(発明が解決しようとする課題)

40 しかしながら、表示画素数の多い液晶表示器は、そのキャパシタンスが大きく、電圧分割回路の出力抵抗を充分に小さくしないと満足な表示品位を得られないが、電圧分割回路の抵抗を小さくすると、消費電流が増大するという欠点がある。

中間電圧レベル電源の出力抵抗を小さくするためにオペアンプを使用した例を第13図に示す。この回路は1/5プリバイアスの場合の例で、R1=R2=R3=R4=R5である。この第13図の回路ではオペアンプOP1~OP4は常に能動状態であって、消費電流は大きい。

そこで本発明は、充分な表示品位が得られるように出

10

30

力抵抗が小さく、かつ消費電力が小さい液晶表示器駆動 用の電源を得ることを目的とする。

(課題を解決するための手段と作用)

本発明は、

(1) 液晶表示器に必要とされる中間電圧レベルを発生 させる電圧分割回路と、該回路の電圧を入力としてポル テージフォロア動作を行なうオペアンプとを有し、該オ ペアンプは、液晶印加電圧を交流化するための信号に応 じて前記オペアンプの出力が液晶電源として使用されな い期間には、不使用のオペアンプを機能させる電流が低 滅化されるものであることを特徴とする液晶表示器駆動 電源回路である。また本発明は、

(2) 前記中間電圧レベルを発生させる電圧分割回路 は、該回路の一部の抵抗を更に細分化してその抵抗を、 外部からの信号によるスイッチ動作で選択的に機能させ る上記(1)に記載の液晶表示器駆動電源回路である。

即ち本発明は、オペアンプとして、外部からの信号に よって消費電力を削減する機能を持ったものを用い、液 晶表示器駆動に必要な中間レベル電圧を低い出力抵抗で 出力できるようにしておく。液晶印加電圧を交流化する ための信号によって、ある中間レベル電圧が電源として 不要である期間は、その中間レベル電圧を出力するオペ アンプの消費電力を減少させる。これにより、すべての オペアンプを能動状態にする第13図のような場合より も、消費電力を小さくできる。また本発明は上記(2) の構成で、所定プリバイアスを得る電圧分割回路の抵抗 値を、簡単なソフトウェアで実現できるようにしたもの である。

(実施例)

以下図面を参照して本発明の一実施例を説明する。C -MOS集積回路による液晶表示器駆動回路内蔵ワンチッ プマイクロコンピュータに適用した本実施例の電源回路 を第1図に示す。この電源回路で生成される中間電圧レ ベルは、V3. V2. V1の各点より出力され、第10図に示した セグメント出力レベル選択回路、第11図に示したコモン 出力レベル選択回路に供給されている。オペアンプ1及 び2は、初段入力部にNチャネルMOSFETを使用したオペ アンプ、オペアンプ3及び4は、初段入力部にPチャネ ルMOSFETを使用したオペアンプであり、その回路の詳細 をそれぞれ第2図、第3図に示す。これらのオペアンプ 40 は、OFF (オフ) 信号入力端子を持ち、この入力信号に より、電力消費が0であるオフ状態とすることができ る。またオフ状態においては、出力端子が高インピーダ ンス状態になるという特徴がある。各オペアンプは出力 を一入力に帰還させたボルテージフォロワ構成になって おり、能動状態であれば+入力に印加された電圧レベル が低い出力インピーダンスで出力に現われる。

第2図のオペアンプは、差勁段21、出力段22とを有 し、トランジスタ23でオペアンプ電流をカットオフ可能 としている。また第3図のオペアンプは差動段31、出力 50 = (1,1,1) の場合の700k Ω まで可変できる。すなわち

段32を有し、トランジスタ33でオペアンプ電流をカット オフ可能としている。

6

バイアス電圧発生回路5は、オペアンプ内部で定電流 動作をさせるNチャネルのトランジスタ24,25及びPチ ャネルのトランジスタ34,35に対してそれぞれゲートバ イアス電圧Nbias及びPbiasを供給している。このための 回路の詳細を第4図に示す。オペアンプの入力となる電 圧レベルは抵抗8.9.10.11.12.13.14により電源電圧Vを 分割する電圧分割回路18で得ている。ここで、抵抗10.1 1.12は第13図の抵抗R3に相当し、これら抵抗には、それ を短絡するためのアナログスイッチSO, S1, S2があり、抵 抗10,11,12の合成抵抗値が、CPU部から送られるB2,B1,B 0によって決定されるように構成されている。これによ って、液晶に印加されるプリバイアス値をプログラムに よって設定できる。CPU部からはさらに、表示用電源制 御のためのPDOWN信号が入力される。この信号が"I"レ ベル(電源電圧Vのレベル)の場合には、Nチャネルト ランジスタ15がカットオフするとともに、ゲート回路1 6.17を通じて、4つのオペアンプ1~4をオフ状態と 20 し、さらに、バイアス電圧発生回路5の消費電流をカッ トすることにより液晶駆動回路の電力消費を完全に抑え る。すなわち表示機能を使用しないときには、PDOWN信 号の"1"とすることでシステムの消費電力を削減でき る。抵抗8,9,13,14の抵抗値は等しい、この値をRと し、抵抗10,11,13の合成抵抗値を r とする。オペアンプ 1,2,3,4の+入力端子に印加される中間電圧レベルをそ れぞれV2H、V1H、V3L、V2Lと表わせば、

$$V 2 H = \frac{3 R + r}{4 R + r} V$$

$$V 1 H = \frac{2 R + r}{4 R + r} V$$

$$V 3 L = \frac{2 R}{4 R + r} V$$

$$V 2 L = \frac{R}{4 R + r} V$$

である。またプリバイアスの値は、

$$\frac{R}{4 R + r} V$$

である。本実施例ではR=200kΩ、抵抗10.11.12をそれ ぞれ400kΩ.200kΩ.100kΩに設定している。抵抗10.11. 12を短絡しているアナログスイッチSO~S2のオン抵抗は これらの抵抗値よりじゅうぶん小さく、ほぼ0とみなせ るように設計されている。したがって合成抵抗値rは (B2, B1, B0) = (0,0,0) の場合のOから (B2, B1, B0)

30

プリバイアスの値では、V/4からV/7.5まで選択できる。 FR信号は、液晶印加電圧を交流化するための信号であ り、PDOWN信号が "O"の時には、デューティ比が1/2の 交番信号が加えられている。FR信号が"l"の帰還では、 オペアンプ1,2はオフ状態となり、オペアンプ3.4が能動 状態となる。またPチャネルトランジスタ6はカットオ フし、Nチャネルトランジスタ7は導通する。したがっ て、V1点はOレベル (グランドレベル)、V2点はV2Lレ ベル、V3点はV3Lレベルをそれぞれ出力する。一方、FR 信号が "0"の期間では、オペアンプ1.2は能動状態、オ ペアンプ3.4はオフ状態となり、Pチャネルトランジス タ 6 が導通し、Nチャネルトランジスタ7 はカットオフ する。したがって、VI点はVIHレベル、V2点はV2Hレベ ル、V3点はVレベル (電源電圧レベル) をそれぞれ出力 する。以上のことより、FR信号とVI. V2. V3の各点の出力 電圧レベルの関係は第5図に示すタイミングチャートに 表わすことができる。第5図では、抵抗8.9.13.14の抵 抗値Rと抵抗10,11,12の合成抵抗値rとが等しい、1/5 プリバイアスの場合の中間電圧レベルを例として示して いる。

なお、オフ状態を持たせたオペアンプとしては、第2 図、第3図のほかに、第6図、第7図に示すものが考え られる。ここで互に対応する個所には対応符号を用いか つダッシュを付しておく。

上記実施例によれば、第13図の如きオペアンプをバッファとじて用いた液晶電源回路で得られるのと同じ表示品位が得られ、しかも、その消費電流はほぼ半減させることができる。また第8図に示す電圧分割抵抗回路では、液晶に加えるプリバイアス値を変化させるためには、少なくとも4つの抵抗値(r1.r4.R1.R4あるいはr2.

r3.R2.R3)を同時に変化させる必要があり、ソフトウェアによるプリバイアス値制御を行なうためには回路要素の量がきわめて多くなる欠点があるが、第1図の回路では、CPUからの制御信号BO~B2で実質的に1つの抵抗値(第13図のR3に相当する抵抗10~12)を変化させるだけですみ、容易にソフトウェア制御機能を実現できる特長がある。

Я


[発明の効果]

以上説明した如く本発明によれば、充分な表示品位が 10 得られるように出力抵抗が小さく、かつ低消費電力化が 可能で、また所定電圧を得る抵抗値制御が簡単な液晶表 示器駆動電源回路が提供できる。


【図面の簡単な説明】

第1図は本発明の一実施例の回路図、第2図ないし第4 図は同回路の一部詳細図、第5図は同回路の作用を示す 波形図、第6図、第7図は第2図、第3図の変形例の回 路図、第8図は従来例の回路図、第9図は同回路の作用 を示す図表、第10、第11図は液晶表示に必要な他の回路 図、第12図は第8図ないし第11図の各部のタイミング波 20 形図、第13図は第1図を得る前段階の回路図である。 1, 2, 3, 4……消費電流の制御可能なオペアンプ、5…… オペアンプ用のバイアス電圧発生回路、6……Pチャネ ルトランジスタ、7……Nチャネルトランジスタ、8.9. 10, 11, 12, 13, 14……中間電圧レベルを発生させる電圧分 割用抵抗、15……表示回路電源スイッチ用トランジス タ、16.17……オペアンプの消費電流制御信号を生成す るゲート回路、18……電圧分割回路、23.33……オペア ンプ電流カット用トランジスタ、SO~S2……アナログス イッチ。


F Arte 4 1550 3





【第7図】





【第1図】













【第13図】



【第12図】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.